Des informaticiens de l’université du Texas, à Austin, ont révélé un nouveau processeur informatique à usage général qui a le potentiel d’atteindre des trillions de calculs par seconde.

Ce processeur révolutionnaire, connu sous le nom de Tera-op Reliable Intelligently adaptative Processing System

(TRIPS), pourrait être utilisé pour accélérer drastiquement

l’informatique industrielle, scientifique et celle à usage personnel.

Pendant les sept dernières années, les professeurs d’informatique

Stephen Keckler, Doug Burger et Kathryn McKinley ont travaillé sur la

technologie sous-jacente qui a mené au prototype TRIPS. Leur équipe de

recherche a conçu les prototypes de puces de matériel informatique et

le programme avec lequel elles fonctionnent.

«Le prototype TRIPS est le premier d’une carte routière qui mènera à des processeurs ultra-puissants et flexibles utilisés dans les technologies à l’échelle nano», a déclaré le professeur-associé Burger dans un communiqué de presse.

TRIPS est une démonstration d’une nouvelle classe d’architectures de traitement appelée Explicit Data Graph Execution (EDGE). Contrairement aux architectures conventionnelles qui ne traitent qu’une instruction à la fois, EDGE peut traiter de façon très efficace de grands blocs d’information d’un seul coup.

Les technologies actuelles de microprocesseurs multicœurs ont augmenté la vitesse de traitement en ajoutant plus de processeurs qui, individuellement, ne seraient pas plus rapides que les anciens processeurs.

Ajouter des processeurs transfère l’obligation d’obtenir de meilleures performances aux développeurs de programmes qui doivent assumer la difficile tâche de retravailler leurs applications pour qu’elles fonctionnent bien avec des processeurs multiples.

«La technologie EDGE offre une approche alternative lorsque la course aux microprocesseurs multicœur s’essouffle», soutient le professeur-associé Keckler.

La puce prototype TRIPS contient deux noyaux de traitement qui peuvent chacun exécuter seize opérations par cycle qui peuvent atteindre 1024 instructions simultanées. Les processeurs actuels à haute performance sont typiquement conçus pour soutenir un taux d’exécution maximal de quatre opérations par cycle.

Malgré que le prototype contienne deux processeurs par puce, l’équipe de recherches vise à augmenter ce nombre en effectuant des recherches plus poussées.